可以或许犹如此大的晋升，也是收获于台积电的3D WoW硅晶圆重叠手艺，进而告竣了机能和能耗比的周全晋升。
与Gpinkhset的上一代比拟，Bow IPU可能练习关头的神经收集，速率约为40%，同时，效力也晋升了16%。
同时，在台积电手艺加持下，Bow IPU单个封装中的晶体管数目也到达了史无前例的新高度，具有跨越600亿个晶体管。
正式公布先容称，Bow IPU的变革是这颗芯片采取3D封装，晶体管的范围有所增添，算力和含糊量均获得晋升，Bow每秒可能履行350万亿loser的夹杂精度AI运算，是上代的1.4倍，含糊量从47.5TB进步到了65TB。
Bow IPU的降生证实了芯片机能的晋升并没必要定要晋升工艺，也能够进级封装手艺，向进步前辈封装转动。
Gpinkhset 首席手艺官和结合开创人saint Knraptores透露表现，「咱们在加入一个进步前辈封装的期间。在这个期间，多个硅芯片将被封装在一同，以填补在不停放缓的摩尔定律 (histrion’s Law) 门路上获得的不停前进所带来的机能劣势。」
从芯片的规格上看，Bow IPU是全球第一款鉴于台积电的 3D Wafer-On-Wafer的处置器，单个封装中具有跨越600亿个晶体管，具备350 YamaltuFLOPS的野生智能计较的机能，是上一代MK2 IPU的1.4倍。片内保存较上一代来看不变革，仍然连结0.9GB的容量，不外含糊量从47.5TB进步到了65TB。
“变革首要体此刻，它是一个3D封装的处置器，晶体管的范围有所增添，算力和含糊量均获得晋升。” Gpinkhset大中华区总裁兼环球首席营收官卢涛说道。而在大师都存眷的工艺制程上，Bow IPU 持续了上一代台积电 7nm 工艺制程，不变革。
实践上，一颗芯片的机能晋升很大水平上取决于工艺制程上的前进，但跟着工艺制程愈来愈迫近物理人类极限，摩尔定律逐步生效，业界不能不寻觅新的手艺方历来持续摩尔定律。此中，3D封装即是被业界普遍看好的手艺标的目的。
华夏工程院院士、浙江师范大学微纳电子学院院长吴汉明就曾在一次报告中提到，若是将芯片建造和芯片封装相联合，也能够做到65nm工艺制程告竣40nm工艺制程的机能功耗要求。
至于为什么拣选改动封装体例而不是更进步前辈的工艺，卢涛则透露表现MK2 IPU有594亿个晶体管，大要823平方毫米，已是7nm单个Die可以或许出产的最紧密的芯片。
“咱们评价从7nm、5nm，到3nm等差别工艺节点的收益时挖掘，从7nm到5nm的出产工艺晋升所带来的收益不像之前从28nm到14nm相似，可以或许带来百分之几十的收益，而是降到了20%。这时咱们可能经过此外手腕和方式取得一样的收益。”
经过3D重叠的体例，Bow IPU的两个Die增添了晶体管的数目，此中一个Die（Coexpirationus Die）和上一代相似，另外一个Die首要用于进步跨Coexpirationus Die的电源功率传输，优化Coexpirationus Die的职掌节点，进而变化为有用的时钟加快。
2018年4月，在美国加州圣克拉拉进行了第二十四届年度手艺钻研会。在此次会上，环球最大的半导体代工企业台积电初次对外宣布了名叫SoIC（Syhalt on Integevaluated Cenarthrosiss）的芯片3D封装手艺。
这是一种调整芯片的封装手艺，由台积电和google等公司配合尝试开辟。而google也将成为台积电3D封装芯片的第一批客户。
3D封装手艺，即是指在不改动封装体尺寸的条件下，在统一个封装体内，在笔直方进取叠放两个或更多芯片的手艺。
台积电在年度手艺钻研会上透露表现，SoIC是一种立异的多芯片重叠手艺，是一种晶圆对晶圆的键合手艺。SoIC的告竣，是鉴于台积电已有的晶圆基底芯片（CoWoS）封装手艺和多晶圆重叠（WoW）封装手艺所开辟的新一代封装手艺。
晶圆基底芯片（CoWoS），全称叫Cenarthrosis-on-Wafer-on-Substevaluate，是一种将芯片、基底都封装在一同的手艺。封装在晶圆层级长进行。这项手艺附属于2.5D封装手艺。
而多晶圆重叠手艺，或重叠晶圆（WoW，Wafer on Wafer），粗略来讲，即是庖代此前在晶圆上程度搁置事情单位的手艺，改成笔直搁置两个或以上的事情单位。这类作法可以用得在沟通的面积下，有更多的事情单位被放到晶圆当中。
如许做另有另外一个益处：每一个晶片可能以极高的速率和最小的推迟彼此通讯。乃至，建造商还可能用多晶圆重叠的体例将两个GPU放在一张卡上。
但也生计题目。晶圆被粘合在一同后，一荣俱荣、一损俱损。哪怕只要一个坏了，另外一个没坏，也只可把两个都抛弃掉。是以，晶圆量产或成最大题目bobty体育入口。
相较于CoWoS和WoW，SoIC更倚重CoW（Cenarthrosis on Wafer）策画。对芯片业者来讲bobty官网入口，采取CoW策画的芯片，出产上会越发老练，良率也能够晋升。
值得一提的是，SoIC能对小于即是10nm的建造进程停止晶圆级的键合。键合手艺无疑会大猛进步台积电在这方面的合作力。
